工作描述:
1.负责薄膜、黄光、蚀刻 、 离子扩散、机械研磨等设备机台的维护及效能精进。
2.进行电路故障分析和检测，处理高科技半导体设备故障。
3.改进和提高设备的效率，设计新自动化设备以提升工艺产能。
4.计划和执行分析或缺陷检测项目。
5.与跨职能工程师或供应商沟通。

职位要求:
1. 本科及以上学历。电子、电气、机械及自动化相关专业。
2. 经验不限，具有2年以上电子产品维修经验者优先。
3. 须具备电子器件专业知识，熟悉逆变电路，开关电源，和功率器件。
4. 能够熟练使用各种焊接器材和万用表等检测仪器，有维修检测电子设备经验者优先。
5. 具备电路故障分析，判断和检测的能力，熟悉变频器维修者优先。
6. 有电视机，电焊机，电磁感应加热设备维修经验者优先。
7. 有电子线路板维修或设计经验者优先。
8. 有责任心，学习能力强，能在压力下保持积极的工作态度，具备较佳的沟通能力，和良好的服务意识。

工作描述:
1.在线问题处理：解决在线制程问题，确保流程的顺畅，协助新制程导入与技术转移，解决工艺异常及减少工艺缺陷,产品良率。
2.计划并执行改进制程良率与降低制造成本的项目，提升及改善工艺能力。
3.与器件，整合，良率提升，制程整合，制造部等多部门跨部门合作。

1. Advanced module process development and baseline sustaining.
2. Process stability/manufacturability improvement for yield and reliability qualification.
3. Working with a team which may include device, integration, yield, module, manufacturing and external suppliers to drive leading-edge integrated module development, control and improvements.

职位要求:
1.良好的解决问题能力，沟通能力，团队精神，积极的学习态度，英语能力强。
2.具有良好的开放式沟通能力，能够在跨职能团队中工作，包括内部和外部合作伙伴。
3.英语流利。
4.较强的统计过程控制（SPC）和/或实验设计（DOE）原理知识。
5.需要基于基础而非经验模型的强大的技术问题解决和分析能力。
6.动手参与和强烈的主人翁精神。
7.可以适应Fab内的工作环境，接受小夜班。

1. Minimum Master degrees in Bachelor Science, Electrical Engineering, Chemical Engineering, Mechanical Engineering, Physics, Chemistry or a related engineer discipline.
2. Exhibit good and open communication skills, be able to work within cross-functional teams, including internal and external partners.
3. Fluent in English.
4. Strong knowledge of Statistical Process Control (SPC) and/or Design of Experiments (DOE) principles.
5. Strong technical problem-solving and analytical skills, based upon fundamental, rather than empirical models is required.
6. Hands-on participation and a strong sense of ownership.
7. Willingness to make frequent fab presence.

工作描述:
制程整合工程师是产品的负责人，一切与产品相关的事物都与制程整合工程师有关， 在各项事务中扮演了天然的领导者角色，需要协调各个单位之间共同解决问题或达成目标， 对于个人的沟通协调能力及执行力有极强的锻炼。

1、管理客户产品的试产及验证。
2、新产品量产项目导入，设定工艺流程，制定产品规格，与测试要求；
3、负责新产品与量产品的电学性能及良率跟踪改善——设计实验，分析数据，提出电性及良率改善计划并实施；
4、推进产品的流片速度，及时处理流片过程遇到的各种问题；
5、维护SPC等监测系统，及时与其他工程单位沟通，保证工艺稳定；
6、对在线工艺流程进行优化与改进，提升工艺控制能力；
7、工艺风险管理

职位要求:
1、制程整合工程师的沟通能力是最重要的特质；同时因为客户来自全球各地，良好的英文能力是必要的条件。领导能力与问题发现及解决的能力可以让制程整合工程师在统整各制程与各部门意见时更能得心应手。
2、良好的沟通能力，能够简明扼要的阐述事情；
3、乐于倾听，能够认真了解沟通对象的需求。
4、良好的逻辑思考能力，通过数据/原理探寻解决方案，而非经验主义
5、良好的团队协作能力，能够以组织的目标为导向
6、良好的自我学习能力，自我驱动地进行学习，能够举一反三，全面地思考问题
7、欢迎具微电子、电子科学与技术、物理等相关领域知识的硕士优秀应征者加入我们。

工作描述:
1.负责技术平台的搭建，器件设计、优化和debug；
2.根据客户需求为客户定制和优化器件以及设计方案；
3.研发人才培养；

职位要求:
1.BCD高压器件研发经验5年以上，能熟练使用TCAD 仿真工具；
2.了解主流功率电路拓扑结构以及对应的器件参数要求；
3.有独立的BCD平台项目开发经验，精通各种LDMOS结构设计经验；
4.同时熟悉器件可靠性安全工作区(SOA) 以及 ESD的设计和优化者尤佳；
5.有良好的客户沟通以及跨团队合作和融合的能力；
6.能够接受组织目标调整和工作弹性安排；
7.有很好的逻辑思维能力以及快速学习新知识的能力；

工作描述:
制程整合工程师是产品的负责人，一切与产品相关的事物都与制程整合工程师有关， 在各项事务中扮演了天然的领导者角色，需要协调各个单位之间共同解决问题或达成目标， 对于个人的沟通协调能力及执行力有极强的锻炼。

1、管理客户产品的试产及验证。
2、新产品量产项目导入，设定工艺流程，制定产品规格，与测试要求；
3、负责新产品与量产品的电学性能及良率跟踪改善——设计实验，分析数据，提出电性及良率改善计划并实施；
4、推进产品的流片速度，及时处理流片过程遇到的各种问题；
5、维护SPC等监测系统，及时与其他工程单位沟通，保证工艺稳定；
6、对在线工艺流程进行优化与改进，提升工艺控制能力；
7、工艺风险管理

职位要求:
1、制程整合工程师的沟通能力是最重要的特质；同时因为客户来自全球各地，良好的英文能力是必要的条件。领导能力与问题发现及解决的能力可以让制程整合工程师在统整各制程与各部门意见时更能得心应手。
2、良好的沟通能力，能够简明扼要的阐述事情；
3、乐于倾听，能够认真了解沟通对象的需求。
4、良好的逻辑思考能力，通过数据/原理探寻解决方案，而非经验主义
5、良好的团队协作能力，能够以组织的目标为导向
6、良好的自我学习能力，自我驱动地进行学习，能够举一反三，全面地思考问题
7、欢迎具微电子、电子科学与技术、物理等相关领域知识的硕士优秀应征者加入我们。

工作描述:
1.负责薄膜、黄光、蚀刻 、 离子扩散、机械研磨等设备机台的维护及效能精进。
2.处理高科技设备故障。
3.改进和提高设备的效率，设计新自动化设备以提升工艺产能。
4.计划和执行分析或缺陷检测项目。
5.与跨职能工程师或供应商沟通。

1. Handle Diffusion, Thin Film, Lithography or Etching equipment.
2. Warm up and trouble solve with high tech. equipment.
3. Improve and enhance the efficiency of equipment.
4. Plan and execute the analysis or defect detection projects.
5. Communicate with cross function engineers or vendors.

职位要求:
1.本科及以上学历。电子、电气、机械及自动化相关专业。
2.具备基本的机械相关知识。有半导体工艺知识者优先。
3.具有嵌入式程序开发经验或电路板设计经验者优先。
4.具备视觉开发coding能力，熟悉python、Halcon， Labview，OPENCV等开发软件者优先
5.良好的解决问题能力，沟通能力，团队精神，积极的学习态度，英语能力强。
6.可以适应Fab内的工作环境，接受大夜班，需配合低频率轮班。

1. Bachelor degree and above. Major in Electronics, Electrical Engineering, Mechanical and Automation Engineering related fields.
2. No experience required (having experience with equipment maintenance or improvement is a plus).
3. Have basic mechanical related knowledge. Having the semiconductor processes knowledge is a plus.
4. Good problem solving skills, communication ability, team spirit, active learning attitude and is adequate in English.

工作描述:
The position entails providing comprehensive support to TSMC's customers in China, with a primary focus on design enablement and associated design activities,
ultimately aimed at facilitating successful tape-outs and mass production.
工作职责：
1. collaborate with account manager to support new business engagement through providing expert solutions in the areas of PPA(Power Performance Area)analysis,
library/IP solution, design cycle time assessment…
2. provide design training(e.g. chip implementation, analog layout guideline, timing sign-off recommendation…) for customer to better understand TSMC technology
3. provide comprehensive technical support throughout the customer’s design phase. Address customer’s question in timely manner and help addressing
customer design issues related to library and IP, technology file, PDK, design sign-off etc.

职位要求:
任职要求：
1. Major in EE or micro-electronics, IC design
2. At least 6 years of working experience in IC designs, with a preference for candidates who have experience in chip implementation, including physical and timing aspects
3. Possesses good communication skills, a solid technical background, and a willingness to learn, with the patience to effectively support and interact with customers

工作描述:
学历：硕士研究生及以上
工作地点：上海/南京
Responsibility:
1. Develop physical layout verification design rule checker (DRC) / fill utility with good quality to help customer tape-out
2. Work closely with various departments (Device R&D/Physical design/PIE/Product/ESD) to define/optimize design rule techfile
3. Provide technical support to world-wide customers and internal team
4. Infuse novel ideas into the development and QC procedures of DRC techfiles and fill utilities to minimize cycle times and enhance quality
5. EDA tools certification and new features enablement

岗位职责：
1. 开发高质量的物理版图验证设计规则检查器 (DRC) / Dummy 填充工具，助力客户成功流片
2. 与各部门（器件研发/物理设计/工艺集成/产品工程/ESD）紧密合作，定义/优化设计规则技术文件
3. 为全球客户和内部团队提供技术支持
4. 将创新理念融入 DRC 技术文件和填充工具的开发和质量控制流程，以缩短周期并提高质量
5. EDA 工具认证和新功能实现

Requirement
1. MS or above in EE, CS, Mathematics, Physics, Materials related fields
2. Experience using Unix/Linux OS.
3. Basic programming skills (Python, PERL, TCL, C/C++, etc.) and experience with AI/ML
4. Positive working attitude, responsibility, and willingness to engage with new fields and ability to work across teams to drive a solution, problem solver and self-motivated
5. Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.
6. Knowledge of EDA company (Siemens, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre/ICV/PVS/Pegasus.
7. Experience with device-related information is a plus.
8. The ideal candidate will have experience in DRC/LVS development.

岗位要求
1. 电子工程、计算机科学、数学、物理、材料相关领域硕士及以上学历
2. 具备UNIX/Linux OS的经验
3. 具备基础编程技能（Python、PERL、TCL、C/C++等），并熟悉AI/ML
4. 积极的工作态度，责任和愿意参与新领域和跨团队工作的能力，以推动解决方案，解决方案和自我激励
5. 熟悉半导体FEOL/BEOL工艺及芯片设计理念。对器件物理、版图设计有扎实的理解者优先
6. 熟悉EDA公司(西门子、新思科技、Cadence等）的Laker/Virtuoso/Calibre/ICV/PVS/Pegasus/…等工具套件者优先
7. 具备半导体工艺器件相关经验优先
8. 具备DRC/LVS开发经验者优先

职位要求:
1. Good knowledge of semiconductor FEOL/BEOL process and chip design concepts. Solid understanding of device physics, Layout design is a plus.
2. Knowledge of EDA partner (Mentor, Synopsys, Cadence, etc.) tools suite is a plus. Especially Laker /Virtuoso /Calibre.
3. Scripting and programming experience using several of the following: Perl, Python, C, C++, TCL, Skill.
4. Ability to work across teams to drive a solution, problem solver and self-motivated.
5. The ideal candidate will have experience in DRC/LVS development.
6. MS or above in EE, CS related fields.

职位要求
微电子工艺方向, 物理电子材料、数学，物理、电子科学与技术等相关领域知识的硕士含以上人员
熟悉半导体CMOS工艺
熟悉脚本语言，如Perl，Python，C，C ++，TCL，Skill，具有实际编写经验者优先
能够跨团队工作，以推动解决方案，解决问题和自我激励
了解或者使用过EDA工具 Calibre/Laker / Virtuoso，具有DRC/LVS 使用或者开发经验者优先

工作描述:
Responsible for the construction of technical platforms, HV/Power SOI develop, optimization, and debugging.
Customize and optimize SOI develop and design solutions based on customer requirements.
Development and training of R&D talent.

职位要求:
HV/Power SOI develop experience >5years, better in IDM.
Familiar with SOI process and device characterization, as well as reliability issues.
Good at technology platform setup, test-key design, device characterization.
Excellent logical thinking and problem solving skills.
Familiarity with device reliability Safe Operating Area (SOA) as well as experience in ESD design and optimization is a plus;
Strong customer communication skills and the ability to collaborate and integrate across teams;
Willingness to adapt to organizational goal adjustments and flexible work arrangements;
Excellent logical thinking skills and the ability to quickly learn new knowledge.